CIRCUIT FOR DRIVING DISPLAY DEVICE

Publication Number: 06-110412 (JP 6110412 A), April 22, 1994

Inventors:

NAKAI SHINICHIRO

Applicants

• KYOCERA CORP (A Japanese Company or Corporation), JP (Japan)

Application Number: 04-259474 (JP 92259474), September 29, 1992

International Class (IPC Edition 5):

- G09G-003/36
- G02F-001/133

JAPIO Class:

- 44.9 (COMMUNICATION--- Other)
- 29.2 (PRECISION INSTRUMENTS--- Optical Equipment)

JAPIO Keywords:

• R011 (LIQUID CRYSTALS)

Abstract:

PURPOSE: To provide the low-cost driving circuit of a display device which eliminates the need for severely matching the phase of an image signal with that of a dot clock, has simple circuit constitution, and can use a conventional processing circuit as it is.

CONSTITUTION: The driving circuit of the display device which sends the image signal outputted from an image signal generating circuit 2 to a source driver IC 5 as it is and outputs it from this source driver IC 5 to the image signal electric conductor of the display device is provided with an image signal converting circuit 3 for converting the image signal into three image signals which are 1/3 in frequency and each delayed in cycle by one dot clock, between an image signal generating circuit 2 and the source driver IC 5. Those three image signals are sent to the source driver IC 5 and sampled. (From: *Patent Abstracts of Japan*, Section: P, Section No. 1774, Vol. 18, No. 391, Pg. 9, July 21, 1994)

JAPIO

© 2004 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 4466512



A197111901 (N118, FN27~29) 第2刊灯柳

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-110412

(43)公開日 平成6年(1994)4月22日

(51)Int.Cl.5

識別記号

庁内整理番号 F I

技術表示箇所

G 0 9 G 3/36

7319-5G

G 0 2 F 1/133

550

9226-2K

審査請求 未請求 請求項の数1(全 8 頁)

(21)出願番号

特願平4-259474

(22)出願日

平成4年(1992)9月29日

(71)出願人 000006633

京セラ株式会社

京都府京都市山科区東野北井ノ上町5番地

න22

(72)発明者 仲井 伸一郎

滋賀県八日市市蛇溝町長谷野1166番地の 6

京セラ株式会社滋賀八日市工場内


(54) 【発明の名称 】 表示装置の駆動回路

(57) 【要約】

(修正有)

【目的】 画像信号とドットクロックの位相を厳密に合わせる必要がなく、回路構成が簡単で従来の処理回路をそのまま用いられる低コストな表示装置の駆動回路を提供する。

【構成】 画像信号生成回路から出力される画像信号をソースドライバーICへ送って、このソースドライバーICから表示装置の画像信号配線へ出力する表示装置の駆動回路において、前記画像信号生成回路とソースドライバーICとの間に、前記画像信号を、周波数が3分の1で、周期が1ドットクロックづつ遅れた二つの画像信号で換する画像信号変換回路を設け、この三つの画像信号を前記ソースドライバーICへ送ってサンプリングする。



20

【特許請求の範囲】

【請求項1】 画像信号生成回路から出力される画像信 号をソースドライバー I Cへ送って、このソースドライ バーICでサンプリングして表示装置の画像信号配線へ 出力する表示装置の駆動回路において、前記画像信号生 成回路とソースドライバーICとの間に、前記画像信号 を、周波数が3分の1で、周期が1ドットづつ遅れた三 つの画像信号に変換する画像信号変換回路を設けたこと を特徴とする表示装置の駆動回路。

【発明の詳細な説明】

【0001】木発明は表示装置の駆動回路に関し、特に アクティブマトリックス型液晶表示装置などの駆動回路 に関する。

[0002]

【従来の技術】従来の液晶表示装置の駆動回路は、図4 に示すように、画像信号生成回路 4 1 から川力される画 像信号Rから、交番電圧を形成するためのガンマ補正・ 極性反転回路42を介してソースドライバーIC43へ 送り、このソースドライバーIC43でサンプリングし て、LCDモジュール44へ画像信号を出力していた。 一方、画像信号生成回路41から出力される垂直同期信 号と水平同期信号をコントローラーIC46へ送り、こ のコントローラー I C 4 6 でシリアルデータとシフトク ロックに変換してゲートドライバーIC48へ送り、こ のゲートドライバーIC47からLCDモジュール44 へ走査信号を出力していた。なお、図4に示す液晶表示 装置の駆動回路は、例えばプロジェクタ方式の液晶表示 装置の駆動回路であり、画像信号Gおよび画像信号B は、それぞれ緑色用および青色用のLCDモジュールへ 送られる。また、図4中、49はパソコンなどの画像信 30 号発生源、50は液晶表示装置である。

【0003】この従来の液晶表示装置の駆動回路では、 画像信号RをソースドライバーIC43でサンプリング する場合、水平同期信号をクロック生成・位相合わせ回 路47へ送って、このクロック生成・位相合わせ回路4 7で、画像信号Rと位相を合わせたクロックBを作り、 このクロックBから、コントローラーIC46で三相の サンプリングクロックB1~B3を作り、この三相のサ ンプリングクロックB1~B3で画像信号Rをサンプリ ングしていた。例えば、図5に示すように、画像信号R 40 と位相を合わせたクロックBを用いて、これにより三相 のサンプリングクロックB1~3を作り出し、すなわ ち、クロックBが立ち上がるときに、順次立ち上がる三 相のサンプリングクロックB1~B3を作り出し、この 三相のサンプリングクロックB1~B3の各立ち上がり 時に、画像信号Rをサンプリングしていた。例えば1番 目のサンプリングクロックB1の最初の立ち上がり時に は、画像信号Rが白レベルであることがサンプリングさ れ、2番目のサンプリングクロックB2の最初の立ち上 がり時には、画像信号Rが黒レベルであることがサンプ 50

リングされ、さらに3番目のサンプリングクロックB3 の最初の立ち上がり時には、画像信号Rが白レベルであ

ることがサンプリングされる。なお、図5は、例えばパ ソコンの画面に、1ラインおきに白黒縦ストライプの画 像を出すための2値の画像信号Rをサンプリングする場 合の例である。

[0004]

【発明が解決しようとする課題】ところが、この従来の 駆動回路では、クロックBが配線パターンの長さの影響 によって遅れたり、画像信号Rがガンマ補正・極性反転 回路の遅延時間などのために遅れると、図6に示すよう に、画像信号RとクロックBの位相がずれ、正しくサン プリングすることができないという問題があった。すな わち、図5に示す正規のクロックBのタイミングより1 / 2 ドット分遅れた場合には、三相のサンプリングクロ ックB1~B3の立ち上がり時が、画像信号Rの立ち上 がり時や立ち下り時と一致するようになり、画像信号R の立ち上がり時や立ち下り時の変化点をサンプリング し、その結果、画像信号Rの白レベルと思レベルが誤っ てサンプリングされ、本来の画像とは異なるものが表示 される。そのため、画像信号RとクロックBの位相を厳 密に合わせなければならず、表示装置全体の回路構成が 煩雑になり、高コストになるという問題があった。

【0005】また、表示装置は、近時、ますます高精細 化が要求されており、例えばパソコン等の表示装置で は、480×640画素であるが、ハイビジョン対応で は1035×1840 画素程度になり、画像信号の周波 数帯域も従来の4MHz 程度から30MHz になる。そ の結果、画像信号Rを処理するガンマ補正・極性反転回 路42も煩雑になり、高コストになるという問題があっ た。

[0006]

【課題を解決するための手段】本発明に係る表示装置の 駆動回路は、このような従来技術の問題点に鑑みてなさ れたものであり、その特徴とするところは、画像信号生 成回路から出力される画像信号をソースドライバーIC へ送って、このソースドライバーICでサンプリングし て表示装置の画像信号配線へ出力する表示装置の駆動回 路において、前記画像信号生成回路とソースドライバー ICとの間に、前記画像信号を、周波数が3分の1で、 周期が1ドットづつ遅れた三つの画像信号に変換する画 像信号変換回路を設けた点にある。

[0007]

【作用】上記のように構成すると、クロックの位和が正 規の位相よりも前後に半ドットずれてもサンプリングに 全く支障を来さないため、画像信号とクロックの位相を 厳密に合わせる必要がなくなる。このため、回路構成が 簡単になり、低コスト化できる。また、画像信号の周波 数が1/3になるため、この信号を処理するガンマ補正 ・極性反転回路などの周波数帯域が1/3になる。すな

わち、画像信号の周波数が大きくなっても、この画像信 号の周波数は1/3に変換されるため、従来の処理回路 をそのまま用いることができる。

[0008]

【実施例】以下、本発明の実施例を添付図面に基づき詳 細に説明する。

【0009】図1は、本発明に係る表示装置の駆動回路 の一実施例を示す図であり、1はクロック生成问路、2 は画像信号生成回路、3は画像信号変換回路、4はガン マ補正・極性反転回路、5はソースドライバーIC、6 10 はコントローラ I C、7はクロック生成・位相合わせ回 路、8はゲートドライバーIC、9はLCDモジュール である。

【0010】前記クロック生成回路1は、クロックAを 生成して画像信号生成回路2へ送る。

【0011】前記画像信号生成回路2は、クロック生成 回路1から送られるクロックAのタイミングに基づいて 画像信号R(赤)、G(緑)、B(青)を生成して画像 信号変換回路3〜山力すると共に、垂直同期信号と水平 同期信号を生成して、表示装置11側のコントローラ 1 20 C6へ送る。なお、水平同期信号は、クロック生成・位 和合わせ回路7へも送られる。

【0012】前記画像信号変換回路3では、三色の画像 信号R、G、Bを、周波数が3分の1で、周期が1ドッ ト (ドットクロック) づつ遅れた三つの画像信号R1、 R2、R3、G1、G2、G3、およびB1、B2、B 3 に変換する。すなわち、図2の元の画像信号Rと画像 信号R(1) ~ R(3) に示すように、クロックBの2周期 毎に1周期の画像信号Rを、クロックBの6周期毎に1 周期となる画像信号R(1) ~R(3) を形成し、目つこら 30 れの画像信号R(1) ~R(3) をクロックBの1周期分 (1ドットクロック) づつ遅らせる。この画像信号変換 回路3で、各色毎に3種類、計9種類の画像信号R、

G、Bが形成され、図1に示すように、ガンマ補正・極 性反転回路4へ送られる。

【0013】クロック生成・位相合わせ回路7では、ク ロックAと同じ周波数のクロックBを生成して、水平同 期信号と位相を合わせたクロックBを生成してコントロ ーラIC6へ送る。

【0014】コントローラIC6では、クロックBから 三相クロックB1、B2、B3を生成してソースドライ パーIC5へ供給する。すなわち、図2に示すように、 水平同期信号を介して画像信号Rと位相を合わせたクロ ックBが立ち上がるときに、三和のクロックB1~3 が、順次立ち上がるように形成される。また、コントロ ーラIC6では、図1に示すように、三相クロックB 1、B2、B3によって移動し、ソースドライバーIC 5内のサンプル・ホールド回路 (不図示) がデータがあ るところの画像信号R(1) 、R(2) 、R(3) をサンプル

(1) 、R(2) 、R(3) をサンプリングし終えた時点で、 まとめて画像信号RをLCDモジュール9に出力するタ イミングを与えるための出力切換タイミング信号とを生 成してソースドライバーIC5へ供給する。さらに、こ のコントローラIC6は、水平同期信号と垂直同期信号 を受けて、データがあるところの出力がオンになるシリ アルデータと、周期が一水平期間ごとに等しいクロック となるシフトクロックを生成して、ゲートドラバーIC 8 へ送る。また、クロック B と位相を合わせた極性反転 信号をガンマ補正・極性反転回路4へ送る。

【0015】ガンマ補正・極性反転回路4では、この極 性反転信号にもとづいて、画像信号R(1) 、R(2) 、R (3) の極性を反転するかしないかを決定する。すなわ ち、LCDモジュール9へ正極性と負極性の画像信号R を交互に供給するためである。

【0016】ソースドライバーIC5では、図2に示す ように、三相クロックB1、B2、およびB3を生成 し、クロックB1で画像信号R(1) がサンプリングさ れ、クロックB2で画像信号R(2) がサンプリングさ れ、さらにクロックB3で画像信号R(3) がサンプリン グされる。クロックB1~3でサンプリングされた画像 信号R(1) 、R(2) 、R(3) を合成して、画像信号V (R) が再生される。すなわち、ソースドライバー I C 5 では、画像信号R(1) は、クロックB1の立ち上がり時 にサンプリングされ、画像信号R(2) は、クロックB2 の立ち上がり時にサンプリングされ、さらに画像信号R (3) は、クロックB3の立ち上がり時にそれぞれサンプ リングされ、サンプリング結果が合成されてホールドさ れてLCDモジュール9へ出力される。なお、緑色およ び青色の画像信号も、それぞれ周波数が1/3に変換さ れ、且つ1ドット分づつ遅れるように、3種類の画像信 号に変換されて、サンプリングされ、それぞれの表示装 置11に給される。

【0017】このように、画像信号Rの周波数を1/3 に変換し、且つ1ドット分づつ遅れるように、3種類の 画像信号R(1) 、R(2) 、R(3) にすると、図3に示す ように、クロックBが、図2に示す正規のクロックBよ りも1/2ドット遅れても、画像信号R(1) 、R(2) 、 R(3) の変化点をサンプリングすることはなく、元の画 像信号Rを正確に復元することができる。

[0018]

【発明の効果】以上のように、木発明に係る表示装置の 駆動回路によれば、画像信号生成回路とソースドライバ 一ICとの間に、画像信号を、周波数が3分の1で、周 期が1ドットづつ遅れた三つの画像信号に変換する画像 信号変換回路を設け、この三つの画像信号を前記ソース ドライバーICへ送ってサンプリングすることから、ド ットクロックの位相が正規の位相よりも前後に半クロッ クずれてもサンプリングに全く支障を来さないため、画 するためのシフトデータと、一水平期間分の画像信号R 50 像信号とクロックの位和を厳密に合わせる必要がなくな

5

る。このため、回路構成が簡単になり、低コスト化できる。また、画像信号の周波数が1/3になるため、この信号を処理するガンマ補正・極性反転回路などの周波数帯域が1/3になる。すなわち、画像信号の周波数が大きくなっても、この画像信号の周波数は1/3に変換されるため、従来の処理回路をそのまま用いることができる。

【図面の簡単な説明】

【図1】本発明に係る表示装置の駆動回路を示す図であ ス

【図2】木発明の駆動回路による画像信号のサンプリング方式を示す波形図である。

【図3】本発明による画像信号の他のサンプリング方式 を示す波形図である。

【図4】従来の表示装置の駆動回路を示す図である。


【図5】従来の駆動回路による画像信号のサンプリング 方式を示す波形図である。


【図6】従来の駆動回路による画像信号の他のサンプリング方式を示す波形図である。


【符号の説明】

1・・・タイミング信号生成回路、2・・・画像信号生 10 成回路、3・・・画像信号変換回路、4・・・極性反転 回路、5・・・ソースドライバーIC、6・・・コント ローラIC、7・・・ゲートドライバーIC。

[図1]







[|刘4]

